Fraunhofer IPMS TSN-IP-Core

Zeitsynchronisation im Nanosekundenbereich

Technisch basiert der IP-Core auf einer hardwarebeschleunigten Implementierung der Zeitsynchronisation nach IEEE 802.1AS-2020 (gPTP). Damit soll er Synchronisationsgenauigkeiten von unter 10 Nanosekunden in Ethernet-Netzwerken erreichen – auch bei sehr hohen Datenraten. Neben gPTP unterstützt der Core zentrale TSN-Standards: IEEE 802.1Qav für Audio-/Video-Traffic-Shaping, IEEE 802.1Qbv für zeitgesteuertes Scheduling, IEEE 802.1Qci für Per-Stream-Policing sowie IEEE 802.1CB (FRER) für redundante und fehlertolerante Übertragungen. Diese Kombination soll durchgängig deterministisches Verhalten über das gesamte Netzwerk hinweg gewährleisten.

Integration in bestehende FPGA- und ASIC-Plattformen

Für die praktische Implementierung stellt das Fraunhofer IPMS Linux-Treiberpakete und Referenzimplementierungen bereit, die sowohl native XGMII-Schnittstellen als auch gängige 10G-Interfaces wie 10GBASE-R, SFI und XFI abdecken – beispielsweise auf AMD Xilinx FPGAs. Der IP-Core ist für eine Vielzahl etablierter FPGA- und ASIC-Zielplattformen ausgelegt, was die Integration in kundenspezifische Designs erleichtern soll und die Zeit bis zur Markteinführung verkürzt.

Einsatzfelder: Automotive, Sensorik und Industrieautomation

In modernen In-Vehicle-Netzwerken kann der IP-Core als deterministischer Backbone für Domänen wie ADAS, Infotainment und Zentralrechner dienen. In der Fahrzeugsensorik ermöglicht er verlust- und jitterarme Datenpfade für Video-, RADAR- und LIDAR-Daten, auch bei simultaner Übertragung mehrerer Streams. In der Industrieautomation adressiert er skalierbare Echtzeit-Netzwerke für synchronisierte Antriebe, Robotik und Bildverarbeitungslinien. Planbare Latenzbudgets über das gesamte Netzwerk hinweg sollen Zuverlässigkeit und Effizienz komplexer Produktionsanlagen verbessern.

Baustein einer breiteren High-Speed-TSN-Produktlinie

Alexander Noack, Bereichsleiter Data Communication & Computing am Fraunhofer IPMS, ordnet die Entwicklung strategisch ein: Der neue 10G-Endpunkt soll den Grundstein für eine Reihe weiterer High-Speed-TSN-IP-Cores legen – mit dem erklärten Ziel, Echtzeit-Ethernet-Netzwerke voranzutreiben, in denen exakte Zeitsynchronisation über Branchengrenzen hinweg gefordert ist, von Automotive über Industrie bis zu Raumfahrt und Verteidigung.

Im Rahmen des geförderten Projekts CeCas arbeitet das Institut derzeit an einer Supercomputing-Plattform für hochautomatisierte Automobile, in der 25G-TSN-Lösungen erprobt werden. Ergänzend zum bereits vorgestellten 10G TSN-Endpoint befinden sich ein 10G TSN-Switched-Endpoint sowie ein 10G TSN-Switch in der Entwicklung; beide sollen im Laufe des Jahres verfügbar werden.

Time synchronization in nanoseconds

Technically, the IP core is based on a hardware-accelerated implementation of time synchronization according to IEEE 802.1AS-2020 (gPTP). This is intended to achieve synchronization accuracies of under 10 nanoseconds in Ethernet networks – even at very high data rates. In addition to gPTP, the core supports key TSN standards: IEEE 802.1Qav for audio/video traffic shaping, IEEE 802.1Qbv for time-sensitive scheduling, IEEE 802.1Qci for per-stream policing, and IEEE 802.1CB (FRER) for redundant and fault-tolerant transmissions. This combination is intended to ensure consistently deterministic behavior across the entire network.

Integration into existing FPGA and ASIC platforms

For real-life implementation, Fraunhofer IPMS provides Linux driver packages and reference implementations that cover both native XGMII interfaces and common 10G interfaces such as 10GBASE-R, SFI, and XFI – for example, on AMD Xilinx FPGAs. The IP core is designed for a variety of established FPGA and ASIC target platforms, which is intended to facilitate integration into custom designs and shorten the time to market.

Fields of application: Automotive, sensor technology, and industrial automation

In modern in-vehicle networks, the IP core can serve as a deterministic backbone for domains such as ADAS, infotainment, and central computing. In vehicle sensor technology, it enables loss- and jitter-free data paths for video, RADAR, and LIDAR data, even with simultaneous transmission of multiple streams. In industrial automation, it addresses scalable real-time networks for synchronized drives, robotics, and image processing lines. Planned latency budgets across the entire network are intended to improve the reliability and efficiency of complex production facilities.

Building block of a broader high-speed TSN product line

Alexander Noack, Head of Data Communication & Computing at Fraunhofer IPMS, explains: The new 10G endpoint is intended to lay the foundation for a series of additional high-speed TSN IP cores – with the stated goal of advancing real-time Ethernet networks where precise time synchronization across industry boundaries is required, from automotive to industry to aerospace and defense.

As part of the publically funded CeCas project, the institute is currently working on a supercomputing platform for highly automated vehicles, where 25G-TSN solutions are being tested. In addition to the already introduced 10G TSN endpoint, a 10G TSN-switched endpoint and a 10G TSN switch are in development; both are expected to be available later this year.